√ Núcleo de 32 bits de alto desempenho
√ Little-endian
√ Pipeline de 3 estágios
√ O relógio operacional da CPU pode ser configurado
– Relógio interno: de 1 a 32 divisões
Memória
NVM
√ Tamanho: 1280 KB
√ Tamanho da página: 512 bytes
√ Operação de apagamento e programação:
– Apagamento de página de 512 bytes
– Alinhamento de palavras duplas, programação de uma ou mais palavras duplas no
mesma meia página (64 bits como unidade)
√ Tempo típico:
– Apagamento de página 3 ms, Apagamento rápido de página 0,9 ms
– Programação de palavras duplas 45 μs
√ Lógica de bits:
– 1b após apagar (fisicamente)
– 0b após a programação
√ Uso: dados e código
BATER
√ Tamanho: 44 KB
– RAM geral: 40 KB
– PKE RAM: 4 KB, CPU acessível
ROM
√ Tamanho: 48 KB
– Pré-carregamento do Bootloader, biblioteca de operação básica e biblioteca PKE
OTP
√ SN: 17 bytes
√ UID: 10 bytes
Algoritmos e Periféricos
Algoritmos simétricos
√ DES/T-DES
√ AES
√ SM1
√ SM4
√ SM7
√ SSF33
Algoritmos assimétricos
√ RSA (suporte a 4096 bits)
√ ECC
√ SM2
√ SM9
Algoritmos de resumo
√ SHA1
√ SHA256
√ SHA512
√ SM3
Periféricos
√ CRC: CRC-CCITT de 16 bits e CRC de 32 bits
√ TRNG: Gerador de números aleatórios verdadeiros, para transações seguras
√ Temporizador: Três temporizadores de 16 bits (fonte de relógio independente), um temporizador ETU (fonte de relógio externa)
Interface
Interface serial ISO/IEC 7816-3
√ UART com suporte ao protocolo ISO/IEC 7816-3 T=0/T=1 e 11 taxas de transmissão:
F/D = 11H, 12H, 13H, 18H, 91H, 92H, 93H, 94H, 95H, 96H, 97H
√ Interface DMA implementada
√ Contador ETU dedicado para transmissão automática de bytes nulos (por exemplo, 60H)
√ Transmissão automática de byte TS de ATR (3BH)
√ Suporta padrões de consumo de energia GSM, incluindo modo Clock Stop
SWP
√ Em conformidade com ETSI TS 102 613 (V11.0.0)
√ Interface DMA implementada
√ Comunicação automática durante a fase ACT
GPIO
√ 7 GPIOs
√ Multiplexado com interface SPI
√ Acionamento por borda e nível
SPI
√ Modo mestre e escravo suportado
√ Interface DMA implementada
√ Velocidade máxima de 8 Mbps para mestre
√ Velocidade máxima de 10 Mbps para escravo
I²C
√ Modo mestre e escravo suportado
√ Taxas de transferência padrão (100 Kbps ~ 400 Kbps)
√ Endereço I2C de 7 bits
√ Interrupção suportada
√ O buffer de transmissão e recepção pode ser separado e cada buffer armazena um byte a cada vez
UART
√ Modo assíncrono para interface UART
√ FIFOs de transmissão e recepção opcionais
√ Suporta taxas de transmissão padrão, até 2,5 Mbps
Segurança
√ WDT (Temporizador de Cão de Guarda)
√ Embaralhamento, armazenamento de dados redundantes
√ Redundância lógica
√ Detectores externos de alta e baixa tensão
√ Detectores internos de alta e baixa tensão
√ Detectores de frequência de clock externo alta e baixa (clock externo ISO/IEC 7816)
√ Filtro de relógio (relógio externo ISO/IEC 7816)
√ Detectores de baixa frequência de clock interno
√ Detector de luz
√ Detector de temperatura
√ Escudo ativo
√ Certificação de segurança direcionada: CC EAL5+, EMVCo, BCTC
Parâmetros de trabalho (Nota 1)